Avis des lecteurs
Résumé:Ce livre est très apprécié pour sa clarté et son approche pratique des assertions SystemVerilog (SVA), ce qui en fait une ressource précieuse tant pour les débutants que pour les utilisateurs expérimentés. Il contient des concepts bien expliqués, des exemples et des diagrammes qui simplifient les complexités de la SVA. Cependant, il contient quelques inexactitudes, et son prix élevé ainsi que les problèmes de reliure sont signalés comme des inconvénients.
Avantages:⬤ Facile à comprendre et bien écrit
⬤ inclut des applications pratiques, des exemples et des journaux de simulation
⬤ efficace pour rafraîchir rapidement les bases de la SVA
⬤ excellente référence pour les tâches quotidiennes de vérification de conception.
⬤ Contient quelques informations inexactes
⬤ prix élevé
⬤ problèmes de reliure potentiels avec l'édition à couverture rigide.
(basé sur 6 avis de lecteurs)
Titre original :
System Verilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Contenu du livre :
Ce livre fournit un guide pratique et orienté vers l'application du langage et de la méthodologie des assertions SystemVerilog et de la couverture fonctionnelle. Les lecteurs bénéficieront d'une approche pas à pas pour apprendre les nuances du langage et de la méthodologie des assertions SystemVerilog et de la couverture fonctionnelle, ce qui leur permettra de découvrir des bogues cachés et difficiles à trouver, de pointer directement vers la source du bogue, de fournir un moyen propre et facile de modéliser des vérifications de synchronisation complexes et de répondre objectivement à la question "avons-nous tout vérifié sur le plan fonctionnel". Écrit par un utilisateur final professionnel de la conception et de la vérification d'ASIC/SoC/CPU et de FPGA, ce livre explique chaque concept à l'aide d'exemples faciles à comprendre, de journaux de simulation et d'applications dérivées de projets réels. Les lecteurs seront en mesure de s'attaquer à la modélisation de vérificateurs complexes pour la vérification fonctionnelle et de modèles de couverture exhaustifs pour la couverture fonctionnelle, réduisant ainsi considérablement leur temps de conception, de débogage et de couverture.
Cette troisième édition mise à jour aborde le dernier ensemble fonctionnel publié dans la norme IEEE-1800 (2012) LRM, y compris de nombreux opérateurs et caractéristiques supplémentaires. En outre, de nombreuses explications sur les Assertions/Opérateurs Concurrents ont été améliorées, avec l'ajout de plus d'exemples et de figures.
- Couvre dans son intégralité la syntaxe et la sémantique de la dernière LRM IEEE-1800 2012 ;
- Couvre à la fois les langages et méthodologies SystemVerilog Assertions et SystemVerilog Functional Coverage ;
- Fournit des applications pratiques du quoi, du comment et du pourquoi de la vérification basée sur les assertions et des méthodologies de couverture fonctionnelle ;
- Explique chaque concept étape par étape et l'applique à un exemple pratique de la vie réelle ;
- Inclut 6 exercices pratiques qui permettent aux lecteurs de mettre en pratique les concepts expliqués dans le livre.
Autres informations sur le livre :
| ISBN : | 9783030247362 |
| Auteur : | |
| Éditeur : | |
| Langue : | anglais |
| Reliure : | Relié |
Achat:
Actuellement disponible, en stock.
