Principes de la conception d'une architecture de processeur sécurisée

Note :   (4,0 sur 5)

Principes de la conception d'une architecture de processeur sécurisée (Jakub Szefer)

Avis des lecteurs

Il n'y a actuellement aucun avis de lecteur. La note est basée sur 2 votes.

Titre original :

Principles of Secure Processor Architecture Design

Contenu du livre :

Ce livre présente les différents défis de la conception d'architectures de processeurs sécurisés pour les architectes travaillant dans l'industrie et souhaitant ajouter des fonctions de sécurité à leurs conceptions, ainsi que pour les étudiants de troisième cycle intéressés par la recherche sur l'architecture et la sécurité du matériel.

Il explique aux lecteurs comment les différents défis ont été résolus dans le passé et quelles sont les meilleures pratiques, c'est-à-dire les principes, pour la conception de nouvelles architectures de processeurs sécurisées. Sur la base d'un examen minutieux des travaux antérieurs de nombreux architectes informatiques et chercheurs en sécurité, les lecteurs découvriront également les cinq principes de base nécessaires à la conception d'une architecture de processeur sécurisée. Le livre présente également les défis de la recherche actuelle et les nouvelles orientations potentielles de la recherche. Enfin, il présente de nombreuses suggestions de conception et discute des pièges et des erreurs que les concepteurs doivent éviter.

Avec l'intérêt croissant pour la sécurité informatique et la protection du code et des données qui s'exécutent sur les ordinateurs de base, le nombre de fonctions de sécurité matérielle dans les processeurs d'aujourd'hui a augmenté de manière significative ces dernières années. Les fonctions de sécurité à l'intérieur des processeurs n'intéressent plus seulement les universitaires, mais aussi l'industrie, qui dispose aujourd'hui d'un certain nombre d'architectures de processeurs commerciaux sécurisés. Ce livre donne aux lecteurs un aperçu des principes qui sous-tendent la conception d'architectures de processeurs sécurisés académiques et commerciaux. La recherche sur les architectures de processeurs sécurisés porte sur l'exploration et la conception de caractéristiques matérielles à l'intérieur des processeurs informatiques, caractéristiques qui peuvent contribuer à protéger la confidentialité et l'intégrité du code et des données qui s'exécutent sur le processeur. Contrairement à la recherche traditionnelle sur les architectures de processeurs qui se concentre sur les performances, l'efficacité et l'énergie en tant qu'objectifs de conception de premier ordre, la conception d'architectures de processeurs sécurisées fait de la sécurité l'objectif de conception de premier ordre (tout en conservant les autres comme des aspects de conception importants à prendre en compte).

Autres informations sur le livre :

ISBN :9781681734040
Auteur :
Éditeur :
Reliure :Relié
Année de publication :2018
Nombre de pages :173

Achat:

Actuellement disponible, en stock.

Je l'achète!

Autres livres de l'auteur :

Principes de la conception d'une architecture de processeur sécurisée - Principles of Secure...
Ce livre présente les différents défis de la...
Principes de la conception d'une architecture de processeur sécurisée - Principles of Secure Processor Architecture Design
Principes de la conception d'une architecture de processeur sécurisée - Principles of Secure...
Préface. - Remerciements. - Introduction. -...
Principes de la conception d'une architecture de processeur sécurisée - Principles of Secure Processor Architecture Design
Sécurité des environnements d'informatique en nuage accélérés par Fpga - Security of...
Ce livre traite de la sécurité des environnements...
Sécurité des environnements d'informatique en nuage accélérés par Fpga - Security of Fpga-Accelerated Cloud Computing Environments

Les œuvres de l'auteur ont été publiées par les éditeurs suivants :

© Book1 Group - tous droits réservés.
Le contenu de ce site ne peut être copié ou utilisé, en tout ou en partie, sans l'autorisation écrite du propriétaire.
Dernière modification: 2024.11.14 07:32 (GMT)