Applied Digital Logic Exercises Using FPGAs
Les FPGA ont presque entièrement remplacé les composants standard à application spécifique (ASSP) traditionnels, tels que les familles de puces logiques 74xx, en raison de leur taille, de leur polyvalence et de leur vitesse supérieures. Par exemple, les FPGA offrent un nombre de portes plus d'un million de fois supérieur à celui des ASSP.
L'approche traditionnelle des exercices pratiques repose sur les composants ASSP, principalement en raison de leur simplicité et de leur facilité d'utilisation pour les novices. Non seulement cette approche est techniquement dépassée, mais elle limite aussi considérablement la complexité des conceptions qui peuvent être mises en œuvre. En introduisant les lecteurs aux FPGA, ils se familiarisent avec la technologie numérique actuelle et acquièrent les compétences nécessaires pour mettre en œuvre des conceptions complexes et sophistiquées. Cependant, le travail avec les FPGA a pour prix une complexité accrue, notamment la maîtrise d'un langage HDL, tel que Verilog.
Par conséquent, ce livre accomplit les tâches suivantes : premièrement, il enseigne les concepts de base de la conception numérique et les applique ensuite par le biais d'exercices ; deuxièmement, il met en œuvre ces conceptions numériques en enseignant à l'utilisateur la syntaxe du langage Verilog tout en mettant en œuvre les exercices. Enfin, il utilise du matériel numérique contemporain, tel que le FPGA, pour construire une simple calculatrice, un lecteur de musique de base, un compteur de fréquence et de période, et il se termine par l'intégration d'un microprocesseur dans le tissu du FGPA pour communiquer avec le PC. Au cours de ce processus, les lecteurs apprennent les mathématiques numériques et les concepts de convertisseur numérique-analogique par le biais de la modulation de largeur d'impulsion.
© Book1 Group - tous droits réservés.
Le contenu de ce site ne peut être copié ou utilisé, en tout ou en partie, sans l'autorisation écrite du propriétaire.
Dernière modification: 2024.11.14 07:32 (GMT)